

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 1 月 2 4 日
Date of Application:


出 願 番 号 特 願 2 0 0 3 - 0 1 5 9 2 7
Application Number:
[ST. 10/C] : [J P 2 0 0 3 - 0 1 5 9 2 7]

出 願 人 ソニー株式会社
Applicant(s):

2 0 0 3 年 1 1 月 2 6 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 0290733903

【提出日】 平成15年 1月24日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 43/08

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 前坂 明弘

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100086298

【弁理士】

【氏名又は名称】 船橋 國則

【電話番号】 046-228-9850

【手数料の表示】

【予納台帳番号】 007364

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904452

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置

【特許請求の範囲】

【請求項 1】 第 1 配線と、

前記第 1 配線と立体的に交差する第 2 配線と、

前記第 1 配線と前記第 2 配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子において、

前記第 2 配線の前記記憶素子に電氣的に接続する部分側面は、前記記憶素子上面に対する接触角度が 45 度以上の順テーパ形状である

ことを特徴とする磁気記憶素子。

【請求項 2】 前記記憶素子は、反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層の積層構造からなる磁気抵抗効果素子である

ことを特徴とする請求項 1 記載の磁気記憶素子。

【請求項 3】 前記記憶素子は、前記非磁性スペーサ層が、絶縁体からなるトンネル障壁であり、2 層の強磁性体とそれらの中間に位置する前記非磁性スペーサ層が磁気トンネル接合を形成するものからなる

ことを特徴とする請求項 1 記載の磁気記憶素子。

【請求項 4】 第 1 の配線を形成する工程と、

前記第 1 配線上に絶縁膜を介して磁気スピンの情報を記録・再生する記憶素子を形成する積層膜を形成した後、前記積層膜の記憶素子を形成する領域上にレジストパターンを形成する工程と、

前記レジストパターンをマスクに用いたエッチングにより前記積層膜をパターンニングして記憶素子を形成する工程と、

前記記憶素子上に前記レジストパターンを残した状態で絶縁層を形成する工程と、

前記レジストパターンとともに前記レジストパターン上に形成された前記絶縁層を除去して、前記記憶素子上に開口部を形成する工程と、

前記開口部より前記記憶素子と電氣的に接続するもので前記記憶素子を間にし

て前記第 1 配線と立体的に交差する第 2 配線を形成する工程と

を備えた磁気記憶素子の製造方法であって、

前記開口部側面は前記記憶素子上面に対する接触角度が 45 度以上の順テーパ形状に形成する

ことを特徴とする磁気記憶素子の製造方法。

【請求項 5】 第 1 配線と、

前記第 1 配線と立体的に交差する第 2 配線と、

前記第 1 配線と前記第 2 配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子を複数集積してなる磁気記憶素子の集積回路装置において、

前記第 2 配線の前記記憶素子に電氣的に接続する部分側面は、前記記憶素子上面に対する接触角度が 45 度以上の順テーパ形状である

ことを特徴とする磁気記憶素子の集積回路装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶素子およびその製造方法および本発明の磁気記憶素子を集積した磁気記憶素子の集積回路装置に関する。

【0002】

【従来の技術】

情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発

性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。

【0003】

また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。

【0004】

不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM (Ferro electric Random Access Memory) などが実用化されており、さらなる高性能化に向けての活発な研究開発が行われている。最近、磁性体を利用した新しい不揮発メモリとしてトンネル磁気抵抗効果を利用したMRAM (Magnetic Random Access Memory) もしくはMR (Magnetoresistance) メモリと呼ばれる磁気メモリが試作され、注目を集めている (例えば、非特許文献1参照。)。MRAMは、特にランダムアクセス、書き換え可能回数大、高速動作の3点においてフラッシュメモリよりも優れ、また書き換え可能回数な点でFRAMよりも優れる。さらにDRAM並みの高集積度とSRAM並みのスピードの両立が期待されるため、システムLDD用混載メモリをすべて置き換える可能性も有している。

【0005】

MRAMは、情報の記録を行う微小な磁気素子を規則的に配置し、その各々にアクセスできるような配線を施した構造を有している。一般的なMRAM (Magnetic Random Access Memory) を、図7の主要部を簡略化して示した概略構成斜視図によって説明する。図7では、簡略化して示したため、読み出し回路部分の図示は省略されている。

【0006】

図 7 に示すように、半導体基板（例えば p 型半導体基板）21 には、ゲート絶縁膜（図示せず）を介してゲート電極（読み出しワード線）26 が形成され、ゲート電極 26 の両側における半導体基板 21 には拡散層領域（例えば N⁺ 拡散層領域）27、28 が形成され、選択用の電界効果型トランジスタ 24 が構成されている。上記電界効果型トランジスタ 24 は読み出しのためのスイッチング素子として機能する。これは、n 型または p 型電界効果型トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。

【0007】

上記電界効果型トランジスタ 24 の拡散層領域 27 には、コンタクト（例えばタンゲステンプラグ）（図示せず）が形成され、さらにこのコンタクトに接続するセンス線（図示せず）が形成されている。また、上記電界効果型トランジスタ 24 の拡散層領域 28 には、コンタクト（例えばタンゲステンプラグ）30 が形成されている。

【0008】

上記コンタクト 30 には下部電極（バイパス線）17 の一端が接続され、この下部電極 17 の他端には、磁気トンネル接合（以下 MTJ と略記する）を有する記憶素子（例えば TMR 素子）13 が接続されている。また記憶素子 13 の下方には下部電極 17、図示しない絶縁膜を介して書き込みワード線 11 が形成されている。上記下部電極 17 は、導電体で形成され、例えば導電体層と反強磁性体層の積層構造、さらに、磁化固定層が延長形成された状態で形成されていてもよい。

【0009】

上記記憶素子 13 は、上記反強磁性体層（図示せず）上でかつ上記書き込みワード線 11 の上方に形成され、強磁性固定層 302 と磁化が比較的容易に回転する強磁性自由層（記憶層）304 との間に非磁性スペーサ層（トンネル絶縁層）303 を挟んで構成されている。さらに記憶素子 13 上には保護層（図示せず）が形成されている。

【0010】

さらに、上記記憶素子 13 の上面に保護層を介して接続するもので、かつ上記記憶素子 13 を間にして上記書き込みワード線 11 と立体的に交差（例えば直交）するビット線 12 が形成されている。

【0011】

上記構成の磁気記憶素子では、書き込みは、書き込みワード線 11 およびビット線 12 の両方に電流を流すことにより発生する合成電流磁界により、記憶素子 13 の磁化の向きを制御することにより行う。読み出しは電界効果型トランジスタ 24 を用いてセル選択を行い、記憶素子 13 の磁気抵抗効果を通じて、磁化の向きの違いを電圧信号の差として検出する。なお、読み出しの選択素子としては、電界効果型トランジスタをはじめとする各種トランジスタ、ダイオードを用いることができる。

【0012】

次に、図 7 によって説明した磁気記憶素子を規則的に配置した MRAM セルアレイを、図 8 に示す模式図によって説明する。

【0013】

図 8 に示すように、図 7 によって説明した構成の磁気記憶素子がマトリックス状に、読み出しワード線 26、書き込みワード線 11 およびビット線 12 によって接続されている。すなわち、個々の磁気記憶素子の記憶素子 13 は、その固定層側が電界効果型トランジスタ 24 の一方の拡散層に接続され、自由層側がビット線 12 に接続されている。また電界効果型トランジスタ 24 の他方の拡散層は接地され、電界効果型トランジスタ 24 のゲート電極は読み出しワード線 26 に接続されている。また書き込みワード線 11 はビット線 12 と立体的に交差（直交）し、記憶素子 13 の固定層側下方に配設されている。

【0014】

このような MRAM では、書き込みは、書き込みワード線 11 およびビット線 12 の両方に電流を流すことにより発生する合成電流磁界により、書き込みワード線 11 およびビット線 12 の交差する目的の記憶素子 13 の磁化方向を制御することにより行う。メモリセルの記憶情報の読み出しには、トランジスタを用いる。すなわち、目的のセルの接続された読み出しワード線 26 を High (ON)

にして、さらにビット線 12 の電位変化を検出することで、書き込みワード線 11 とビット線 12 とが交差する目的のセルの記憶情報を読み出すことができる。このとき、ビット線 12 の電位は、記憶素子 13 の磁化方向によって決まる磁気抵抗 (ΔR) に比例した値を示す。

【0015】

MTJ 素子では、強磁性固定層の磁化の向きは、反強磁性層により固定されている。書き込みは、ワード線およびビット線から発生する電流磁界を用いて、強磁性自由層の磁化の向きを回転させることにより行う。MTJ 素子では、強磁性自由層と強磁性固定層の磁化なす角度に応じて磁気抵抗が変化する。磁気抵抗の大きさは、強磁性固定層と強磁性自由層の磁化の向きが反平行の時に最大値を取り、平行の時に最小値をとる。一般的には、このときの磁化状態の違いを「0」情報と「1」情報に対応させて記憶させる。読み出し時には、この磁気抵抗値の違いを電圧信号の差として検出する。

【0016】

前記図 8 に示した MRAM を安定的に駆動させるためには、記憶素子セルごとのスイッチング磁界のバラツキを抑えることが重要である。スイッチング磁界は、強磁性自由層のもつ保持力 (H_c) と、強磁性固定層と強磁性自由層の間に働く層間結合磁界 (H_f) に依存する。 H_f のバラツキを減少させる方法については、著者らによって既に開示されている（例えば、特許文献 1 参照。）。この発明では、MTJ 素子内の反強磁性層もしくは強磁性固定層の結晶粒の平均粒径（30 nm 以下）と結晶配向（無配向）を規定することにより、平坦性の良好な MTJ 素子が得られ、その結果、強磁性固定層と強磁性自由層との間の層間結合磁界 (H_f) を小さく抑えることができ、さらにセル毎の層間結合磁界 (H_f) のバラツキの分布を小さく抑えることができることを開示している。一方、保持力 (H_c) のバラツキ要因に関しては、一般的には、MTJ セル形状に依存する可能性が指摘されている（例えば、非特許文献 2 参照。）。しかしながら、実際の MRAM 素子を製造する上において、セル形状を一定にそろえた場合においても、保持力 (H_c) のバラツキは観察されており、セル形状とは別の要因がある可能性が示唆されていた。

【0017】

【特許文献1】

特願 2002-091259号明細書(第13-14頁、第1図)

【非特許文献1】

Peter K.Naji, Mark Durlam, Saied Tehrani, John Calder, Mark F. DeHerrera, 「A 256kb 3.0V 1T1MTJ Nonvolatile Magnetoresistive RAM」, 2001 IEEE International Solid-State Circuits Conference Digest of Technical Papers, (2001) p.122-123

【非特許文献2】

Ricardo C.Sousa and Paulo P.Freitas, 「Dynamic Switching of Tunnel Junction MRAM Cell with Nanosecond Field Pulses」, IEEE Transactions, (2000) Vol.36, No.5 p.2770-2772

【0018】

【発明が解決しようとする課題】

従来、反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層からなる MTJ 素子において、強磁性自由層の保持力 (H_c) のバラツキを発生させる要因は十分には明らかでなかった。我々は、鋭意検討の結果、保持力 (H_c) のバラツキを増大させる一要因として、MTJ セルに接続する上部電極(ビット線)の接触角度 (α) が重要なパラメーターであることを見出すことができた。このような保持力 (H_c) のバラツキをもたらす要因を排除することにより、保持力 (H_c) のばらつきを減少させて、MRAM のビットのスイッチング特性を改良し、書き込みエラーのない安定した磁気記憶装置を提供することを課題とする。

【0019】

【課題を解決するための手段】

本発明は、上記課題を解決するためになされた磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置である。

【0020】

本発明の磁気記憶素子は、第1配線と、前記第1配線と立体的に交差する第2配線と、前記第1配線と前記第2配線との交差領域に磁気スピンの情報を記録・

再生する記憶素子とを備えた磁気記憶素子において、前記第2配線の前記記憶素子に電氣的に接続する部分側面は、前記記憶素子上面に対する接触角度が45度以上の順テーパ形状であるものである。

【0021】

上記磁気記憶素子では、第2配線の記憶素子に電氣的に接続する部分側面は記憶素子上面に対する接触角度が45度以上の順テーパ形状となるように形成されていることから、記憶素子上面と第2配線との間の距離が確保されるので、記憶素子が第2配線から発生する外部磁場の外乱を受け難くなり、結果として、記憶素子上面における磁区が安定化される。

【0022】

本発明の磁気記憶素子の製造方法は、第1の配線を形成する工程と、前記第1配線上に絶縁膜を介して磁気スピンの情報を記録・再生する記憶素子を形成する積層膜を形成した後、前記積層膜の記憶素子を形成する領域上にレジストパターンを形成する工程と、前記レジストパターンをマスクに用いたエッチングにより前記積層膜をパターンニングして記憶素子を形成する工程と、前記記憶素子上に前記レジストパターンを残した状態で絶縁層を形成する工程と、前記レジストパターンとともに前記レジストパターン上に形成された前記絶縁層を除去して、前記記憶素子上に開口部を形成する工程と、前記開口部より前記記憶素子と電氣的に接続するもので前記記憶素子を間にして前記第1配線と立体的に交差する第2配線を形成する工程とを備えた磁気記憶素子の製造方法であって、前記開口部側面は前記記憶素子上面に対する接触角度が45度以上の順テーパ形状となるように形成する。

【0023】

上記磁気記憶素子の製造方法では、開口部側面は前記記憶素子上面に対する接触角度が45度以上の順テーパ形状となるように形成することから、記憶素子上面と第2配線との間の距離が確保されるように形成されるので、記憶素子が第2配線から発生する外部磁場の外乱を受け難くなり、結果として、記憶素子上面における磁区が安定化される。

【0024】

本発明の磁気記憶素子の集積回路装置は、第1配線と、前記第1配線と立体的に交差する第2配線と、前記第1配線と前記第2配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子を複数集積してなる磁気記憶素子の集積回路装置において、前記第2配線の前記記憶素子に電氣的に接続する部分側面は、前記記憶素子上面に対する接触角度が45度以上の順テーパ形状であるものである。

【0025】

上記磁気記憶素子の集積回路装置では、本発明の磁気記憶素子を集積したものであるから、本発明の磁気記憶素子と同様な作用、効果が得られる。

【0026】

【発明の実施の形態】

本発明の磁気記憶素子に係る一実施の形態を、以下に説明する。本発明の磁気記憶素子は、前記図7によって説明した構成をとるものであり、特には、第2配線（ビット線）12と記憶素子13との接続部分に特徴を有するものである。以下、その特徴とする部分について、図1の概略構成断面図により説明する。

【0027】

図1に示すように、下部電極17上にMTJを有する記憶素子13が形成されている。通常、記憶素子13上には、図示はしていないが、導電性の保護層が形成されている。この記憶素子13の周囲には絶縁膜41が形成され、記憶素子13上面が露出されるように開口部42が形成されている。この絶縁膜41は、例えば酸化アルミニウムで形成されている。もしくは酸化シリコン膜等のシリコン系絶縁膜で形成されている。上記開口部42は、その側壁42Sが記憶素子13上面13Sとの成す傾斜角 α が45度以上の順テーパ形状となるように形成されている。さらに、上記絶縁膜41上には、図示はしていない第1配線（書き込みワード線）と上記記憶素子13を間にして立体的に交差（例えば直交）する第2配線（ビット線）12が、開口部42を通して記憶素子13上部に接続するように形成されている。したがって、第2配線12の記憶素子13との接続部分12Cの側面12Sと記憶素子13上面との成す角度（以下接触角度という）は、 α となり、45度以上の順テーパ形状となるように形成される。なお本実施の形態

の説明では、開口部 4 2 の側壁 4 2 S の傾斜角と第 2 配線 1 2 の接続部分 1 2 C の側面 1 2 S の接触角度は同一となるので、同符合 α を用いた。

【0028】

次に、上部電極の接触角度 α が MTJ を有する記憶素子 1 3 の強磁性体からなる自由層の保持力 (H_c) のバラツキに与える効果について説明する。

【0029】

記憶素子 1 3 の構成は、図 2 に示すように、下部電極 1 7 上に反強磁性層 3 0 1、強磁性固定層 3 0 2、非磁性スペーサ層 3 0 3、強磁性自由層 3 0 4、保護層 3 0 9 からなり、具体的には、反強磁性層 3 0 1 は白金マンガン (PtMn) からなり、強磁性固定層 3 0 2 はコバルト鉄 (CoFe) からなる強磁性体層とルテニウム (Ru) からなる導電層とコバルト鉄 (CoFe) からなる強磁性体層との 3 層構造となっている。また非磁性スペーサ層 3 0 3 は酸化アルミニウムからなり、強磁性自由層 3 0 4 はコバルト鉄 (CoFe) からなる強磁性体層で形成され、保護層 3 0 9 はタンタル (Ta) で形成されている。また上記図 1 によって説明した絶縁層 4 1 は酸化アルミニウムで形成され、上記第 2 配線 (ビット線) 1 2 は銅で形成されたものを用いた。

【0030】

そして、プロセス条件 (レジスト形状と絶縁膜 4 1 の成膜条件) を変えて作製した磁気記憶素子に対して、自由層の保持力 (H_c) のバラツキとの相関を評価した。

【0031】

作製した素子の構造の一例を、図 3 の概略構成断面図により説明する。図 3 は (1) に本発明の実施例の構成を示し、(2) に比較例の構成を示す。実施例と比較例の構造上の相違点は、第 2 配線 (ビット線) 1 2 の接続部分の側壁 1 2 S と記憶素子 1 3 の上面 1 3 S との接触角度 α であり、実施例の接触角度 α は 80 度であり、比較例の接触角度 α は 15 度である。

【0032】

自由層の保持力 (H_c) のバラツキを定量的に評価するために、実施例では自由層の保持力 (H_c) バラツキを下記のように定義した。すなわち、同一ウエハ

一内の 8000 個の MTJ を有する記憶素子に対して強磁性自由層が反転するときの保持力 (H_c) を測定し、その分布を正規分布としてフィッティングした。正規分布の分散 σ を保持力 (H_c) の平均値で割った値 [$\sigma / (H_c \text{ の平均})$] を保持力 (H_c) バラツキとして定義した。

【0033】

保持力 (H_c) バラツキを、図 3 中の実施例と比較例とで比較すると、第 2 配線 (ビット線) 12 の側面 12S の記憶素子 13 の上面 13S との接触角度 α が 15 度の比較例に対して、第 2 配線 (ビット線) 12 の側面 12S の記憶素子 13 の上面 13S との接触角度 α が 80 度の実施例では 4 % 程度改善されていた。

【0034】

さらに、プロセス条件 (レジスト形状と絶縁膜 41 の成膜条件) を変えて、第 2 配線 (ビット線) 12 の接触角度 α の異なる MTJ を有する記憶素子 13 を作製した。

【0035】

作製した第 2 配線 (ビット線) 12 の接続部分の側壁 12S と記憶素子 13 の上面 13S との接触角度 α と、自由層の保持力 (H_c) バラツキとの相関を、図 4 により説明する。図 4 では、縦軸に保持力 (H_c) バラツキを相対値で示し、横軸に第 2 配線 (ビット線) 12 の接触角度 α を示す。

【0036】

図 4 に示すように、接触角度 α の増加に伴い保持力 (H_c) バラツキは減少し、接触角度 α が 45 度以上で一定値を示すようになる。したがって、安定した自由層の保持力 (H_c) バラツキ特性を得るためには、第 2 配線 (ビット線) の記憶素子 13 への接触角度 α を 45 度以上になるようにすればよいことがわかる。

【0037】

接触角度 α の減少とともに自由層の保持力 (H_c) バラツキが劣化するメカニズムは十分には理解されていない。推測される原因として、接触角度 α が小さいと、記憶素子 13 上面 13S と第 2 配線 (ビット線) 12 との間の距離が短くなるので、記憶素子 13 が第 2 配線 (ビット線) 12 から発生する外部磁場の外乱を受けやすくなり、結果として、記憶素子 13 上面における磁区が不安定になる

ことが考えられる。

【0038】

なお、上記効果は、次に図5（1）～（3）によって説明する構成の記憶素子においても同様な値となった。

【0039】

次に、代表的な記憶素子13の膜構成を、図5の概略構成断面図によって説明する。

【0040】

図5に示すように、記憶素子13は、反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層からなる、いわゆる磁気トンネル接合（Magnetic Tunnel Junction、以下MTJと略す）から構成される。反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層の積層順序の違いにより、（1）ボトムタイプ（反強磁性層を下層に配置したタイプ）、（2）トップタイプ（反強磁性層を上層に配置したタイプ）、（3）デュアルタイプ（反強磁性層を上層と下層に配置したタイプ）などの層構成が存在する。

【0041】

図5の（1）に示すボトムタイプは、例えば下層より、下地層（下部電極）300、反強磁性層301、強磁性固定層302、非磁性スペーサ層（トンネル絶縁層）303、強磁性自由層（記憶層）304、保護層（キャップ層、ビット線電極）309を順に積層した構成となっている。

【0042】

図5の（2）トップタイプ（反強磁性層を上層に配置したタイプ）は、例えば下層より、下地層（下部電極）300、強磁性固定層302、非磁性スペーサ層（トンネル絶縁層）303、強磁性自由層（記憶層）304、反強磁性層305、保護層（キャップ層、ビット線電極）309を順に積層した構成となっている。

【0043】

図5の（3）デュアルタイプ（反強磁性層を上層と下層に配置したタイプ）は、例えば下層より、下地層（下部電極）300、反強磁性層301、強磁性固定

層 302、非磁性スペーサ層（トンネル絶縁層）303、強磁性自由層（記憶層）304、非磁性スペーサ層（トンネル絶縁層）306、強磁性固定層307、反強磁性層308、保護層（キャップ層、ビット線電極）309を順に積層した構成となっている。

【0044】

本発明の磁気記憶素子は、前記図8によって説明した集積回路装置の磁気記憶素子に適用して、集積回路装置を構成することができる。

【0045】

次に、本発明の磁気記憶素子の製造方法に係る一実施の形態を、図6の概略構成断面図によって説明する。

【0046】

図6（1）に示すように、既存の磁気記憶素子の製造技術により、図示はしない選択素子、センス線、それらを覆う絶縁膜、第1配線（書き込みワード線）およびそれを覆う絶縁膜を形成した後、下部電極（バイパス線）17を形成する。さらに、MTJを有する記憶素子を形成するための積層膜31を形成する。さらに、図6（2）に示すように、上記積層膜31上にレジスト膜32を形成する。このレジスト膜32は、例えば有機系のレジストを回転塗布法により、例えば300nmの厚さに形成する。レジスト膜32の厚さは後に形成する絶縁膜よりも厚く形成することが好ましい。

【0047】

次いで、図6（3）に示すように、露光、現像を行い、上記レジスト膜32でMTJを有する記憶素子を形成する際のエッチングマスクとなるレジストパターン33を形成する。続いて、図6（4）に示すように、上記レジストパターン33を用いて上記積層膜31を例えばアルゴンイオンミリングによりパターンニングし、MTJを有する記憶素子13を形成する。

【0048】

次いで、図6（5）に示すように、上記記憶素子13上に上記レジストパターン33を残した状態で絶縁膜41を形成する。この絶縁膜41は、例えばスパッタリング法により酸化アルミニウムを60nmの厚さに堆積して形成する。この

スパッタリングは、例えば、アルミニウムターゲットを用い、酸素とアルゴンとの混合ガス雰囲気で行う。その際、レジストパターン 33 上にも酸化アルミニウムが堆積される。その後、有機系溶剤を用いてレジストパターン 33 を除去するリフトオフ法により、上記レジストパターン 33 とこのレジストパターン 33 上に堆積された酸化アルミニウムの絶縁膜 41 を除去する。これにより、図 6 (6) に示すように、記憶素子 13 上の絶縁膜 41 に開口部 42 が形成される。

【0049】

上記レジストパターン 33 を形成する際のレジストパターン 33 側壁の傾斜角および絶縁膜 41 の成膜条件は、開口部 42 の側壁 42 S が上記記憶素子 13 の上面 13 S に対して傾斜角 $\alpha = 45$ 度以上でかつ順テーパ形状となるように、設定される。後に形成する第 2 配線（ビット線）の記憶素子 13 上面に対する接触角度 α は、開口部 42 の側壁 42 S の傾斜角 α により決定されることになる。この傾斜角 α は、上記レジストパターン 33 の形状や絶縁膜 41 の成膜条件（例えば、成膜雰囲気の圧力、スパッタパワー等）を変えることで、コントロールすることができる。また、上記レジストパターニング 33 の形状は現像条件（現像液の調合条件～濃度、現像時間）をパラメータとして変更することができる。また、開口部 42 の側壁 42 S の傾斜角 α は、記憶素子 13 の端部形状にも依存するので、記憶素子 13 を形成するイオンミリングのアルゴンイオンの入射角度を製造パラメータとして記憶素子 13 の端部形状を変えることで、絶縁膜 41 の開口部 42 側壁の傾斜角 α を間接的にコントロールすることができる。

【0050】

次いで、図 6 (7) に示すように、例えばスパッタリング法等の成膜技術により、上記開口部 42 を埋め込むように、第 2 配線（ビット線）を形成するための金属膜を形成する。その後、金属膜をパターニングして、第 2 配線（ビット線）12 を形成する。したがって、記憶素子 13 の上面 13 S に接続する第 2 配線（ビット線）12 部分の側壁 12 S と記憶素子 13 の上面 13 S との接触角度 α は、開口部 42 の側壁 42 S の傾斜角 α と同一になり、記憶素子 13 の上面 13 S に接続する第 2 配線（ビット線）12 部分の側壁 12 S と記憶素子 13 の上面 13 S との接触角度 α は 45 度以上でかつ順テーパ形状に形成されることになる。

【0051】

【発明の効果】

以上、説明したように本発明の磁気記憶素子およびその製造方法および磁気記憶素子を用いた集積回路装置によれば、第2配線の記憶素子に電氣的に接続する部分側面は記憶素子上面に対する接触角度が45度以上の順テーパ形状となるように形成されるので、記憶素子上面と第2配線との間の距離が確保でき、記憶素子が第2配線から発生する外部磁場の外乱を受け難くなり、結果として、記憶素子上面における磁区が安定化される。このため、MTJを有する記憶素子の磁気自由層の保持力のバラツキが改善される。これにより、本磁気記憶素子を集積させたMRAMのような磁気記憶素子の集積回路装置においては、スイッチング特性が改善され、書き込みエラーのない安定した磁気記憶装置を提供することができる。また、本発明の効果は、素子構造（上部電極の接触角度 α ）のみに依存し、プロセスや製造方法に影響されない。

【図面の簡単な説明】

【図1】

本発明の磁気記憶素子に係る一実施の形態を示すものであり、本発明の特徴とする第2配線（ビット線）と記憶素子との接続部分を示す概略構成断面図である。

【図2】

記憶素子の構成例を示す概略構成断面図である。

【図3】

本発明の実施例と比較例を示す概略構成断面図である。

【図4】

自由層の保持力と接触角度 α との関係を示す図である。

【図5】

記憶素子の膜構成の一例を示す概略構成断面図である。

【図6】

本発明の磁気記憶素子の製造方法に係る一実施の形態を示すものであり、本発明の特徴とする第2配線（ビット線）と記憶素子との接続部分を示す製造工程断

面図である。

【図 7】

磁気記憶素子の概略構成斜視図である。

【図 8】


磁気記憶素子の集積回路装置の一例を示す回路図である。

【符号の説明】


12…第2配線、13…記憶素子、 α …接触角度

【書類名】 図面


【図 1】




【図 2】



【図 3】




(1)




(2)


【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



【書類名】 要約書

【要約】

【課題】 MTJ を有する記憶素子を備えた磁気記憶素子において、強磁性自由層の保持力（ H_c ）のバラツキを減少させて、MRAMのビットのスイッチング特性を改良し、書き込みエラーのない安定した磁気記憶素子を提供する。

【解決手段】 第1配線（図示せず）と、第1配線と立体的に交差する第2配線（ビット線）12と、第1配線と第2配線12との交差領域に磁気スピンの情報を記録・再生する記憶素子13とを備えた磁気記憶素子において、第2配線（ビット線）12の記憶素子13に電氣的に接続する部分側面は、記憶素子13上面に対する接触角度が45度以上の順テーパ形状を有するものである。

【選択図】 図1

特願 2 0 0 3 - 0 1 5 9 2 7

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 2 1 8 5]

1. 変更年月日

1 9 9 0 年 8 月 3 0 日

[変更理由]

新規登録

住 所

東京都品川区北品川 6 丁目 7 番 3 5 号

氏 名

ソニー株式会社